Zgłoś błąd
X
Zanim wyślesz zgłoszenie, upewnij się że przyczyną problemów nie jest dodatek blokujący reklamy.
Błędy w spisie treści artykułu zgłaszaj jako "błąd w TREŚCI".
Typ zgłoszenia
Treść zgłoszenia
Twój email (opcjonalnie)
Nie wypełniaj tego pola
Załóż konto
EnglishDeutschукраїнськийFrançaisEspañol中国
 

feynman

CoPoS kontra CoWoS. TSMC szykuje nowy format pakowania dla układów NVIDIA Feynman i jeszcze większych akceleratorów AI

CoPoS kontra CoWoS. TSMC szykuje nowy format pakowania dla układów NVIDIA Feynman i jeszcze większych akceleratorów AI

W segmencie akceleratorów AI coraz częściej brakuje miejsca, sensownego kosztowo montażu i marginesu produkcyjnego. Kolejne generacje akceleratorów puchną od HBM i coraz większych matryc, więc temat pakowania przestał być zapleczem dla inżynierów, a wszedł na pierwszy plan. Najnowsze doniesienia wokół NVIDIA Feynman i technologii TSMC CoPoS dobrze pokazują, gdzie dziś naprawdę jest wąskie gardło.

CEO NVIDII spotyka się z zarządami TSMC, Foxconn i Quanta. Osobiste relacje jako klucz do odporności łańcucha dostaw

CEO NVIDII spotyka się z zarządami TSMC, Foxconn i Quanta. Osobiste relacje jako klucz do odporności łańcucha dostaw

Media na Tajwanie eksplodowały doniesieniami o kolejnym spotkaniu Jensena Huanga z czołówką lokalnych producentów technologicznych. To już czwarte tego typu wydarzenie w tej samej restauracji serwującej tradycyjną kuchnię tajwańską, gdzie CEO NVIDIA gości przedstawicieli firm odpowiedzialnych za globalną infrastrukturę AI. Dla obserwatorów branży to jednak znacznie więcej niż uprzejma kolacja biznesowa. To dowód na unikalną strategię zarządzania łańcuchem dostaw.

NVIDIA potwierdziła datę prezentacji architektury Vera Rubin dla nowej generacji akceleratorów dla sztucznej inteligencji

NVIDIA potwierdziła datę prezentacji architektury Vera Rubin dla nowej generacji akceleratorów dla sztucznej inteligencji

W tym roku NVIDIA oficjalnie zaprezentowała platformę Blackwell Ultra, czyli bardziej rozbudowaną wersję akceleratorów, wykorzystującą tym razem m.in. pamięci HBM3e. Już wcześniej NVIDIA deklarowała swoje plany na lata 2026-2028, uwzględniające dwie nowe architektury dla rynku HPC / AI. Teraz producent oficjalnie ogłosił datę kolejnej edycji konferencji GTC, podczas której zaprezentowane zostaną najnowsze rozwiązania dla segmentu Data Center, w którym NVIDIA od miesięcy generuje rekordowe przychody.

NVIDIA zapowiada Rubin i Rubin Ultra, nową generację GPU i CPU zapewniającących wysoką wydajność w obliczeniach

NVIDIA zapowiada Rubin i Rubin Ultra, nową generację GPU i CPU zapewniającących wysoką wydajność w obliczeniach

Podczas konferencji GTC 2025 Jensen Huang zaprezentował architekturę Rubin i Rubin Ultra, które mają zrewolucjonizować rynek HPC i AI. Nowe układy GPU zaoferują 100 PFLOPS mocy obliczeniowej FP4 oraz 1 TB pamięci HBM4, a ich działanie wspierać będą procesory Vera z 88 rdzeniami. Rubin Ultra ma zastąpić serię Blackwell, oferując nawet 40% lepszą wydajność. NVIDIA nie zwalnia tempa – premiera przewidziana jest na 2026 rok.

NVIDIA Feynman - nowa architektura dla akceleratorów zadebiutuje w 2028 roku wraz z nową generacją pamięci HBM

NVIDIA Feynman - nowa architektura dla akceleratorów zadebiutuje w 2028 roku wraz z nową generacją pamięci HBM

NVIDIA, jako lider rynku w projektowaniu układów graficznych, dynamicznie rozwija się w sektorze akceleratorów AI. Niedawno pierwsze układy z rodziny Blackwell trafiły do klientów, a już wiadomo, że prace nad chipami z serii Rubin wyprzedzają harmonogram. Co więcej, w przygotowaniu są także układy Rubin Ultra. Teraz NVIDIA poszła o krok dalej, ujawniając nazwę kolejnej generacji wysokowydajnych procesorów – Feynman.

x Wydawca serwisu PurePC.pl informuje, że na swoich stronach www stosuje pliki cookies (tzw. ciasteczka). Kliknij zgadzam się, aby ta informacja nie pojawiała się więcej. Kliknij polityka cookies, aby dowiedzieć się więcej, w tym jak zarządzać plikami cookies za pośrednictwem swojej przeglądarki.