Zgłoś błąd
X
Zanim wyślesz zgłoszenie, upewnij się że przyczyną problemów nie jest dodatek blokujący reklamy.
Błędy w spisie treści artykułu zgłaszaj jako "błąd w TREŚCI".
Typ zgłoszenia
Treść zgłoszenia
Twój email (opcjonalnie)
Nie wypełniaj tego pola
Załóż konto
EnglishDeutschукраїнськийFrançaisEspañol中国

copos

TSMC zwiększa moce zaawansowanego pakowania. CoWoS, CoPoS i SoIC mają odblokować rynek układów AI

TSMC zwiększa moce zaawansowanego pakowania. CoWoS, CoPoS i SoIC mają odblokować rynek układów AI

Największy korek w branży układów związanych ze sztuczną inteligencją wcale nie musi powstawać w litografii. Coraz częściej zaczyna się później, na etapie pakowania gotowych układów, kiedy GPU, pamięć HBM i interposer trzeba zamienić w realny produkt. TSMC najwyraźniej uznało, że dalsze dokładanie mocy w samych fabrykach już nie wystarczy, skoro rynek blokuje inny fragment łańcucha. Chodzi o wykorzystanie starych fabryk 8-calowych wafli.

TSMC zapowiada CoPoS i PLP. Znacząca ewolucja, która pozwoli uzyskać więcej miejsca dla chipów

TSMC zapowiada CoPoS i PLP. Znacząca ewolucja, która pozwoli uzyskać więcej miejsca dla chipów

TSMC, tajwański gigant i globalny lider branży półprzewodników, od lat opracowuje zaawansowane technologie wykorzystywane m.in. przez Nvidię, AMD, Intela, Apple i inne największe firmy technologiczne. W sieci pojawiły się nowe informacje o planach przedsiębiorstwa, już w przyszłym roku TSMC zamierza uruchomić pilotażową linię produkcyjną dla nowoczesnych metod pakowania chipów typu CoPoS oraz PLP. Celem jest rozwój technologii i jej wdrożenie do produkcji.

x Wydawca serwisu PurePC.pl informuje, że na swoich stronach www stosuje pliki cookies (tzw. ciasteczka). Kliknij zgadzam się, aby ta informacja nie pojawiała się więcej. Kliknij polityka cookies, aby dowiedzieć się więcej, w tym jak zarządzać plikami cookies za pośrednictwem swojej przeglądarki.