TSMC przedstawia najnowszy plan wydawniczy dla swoich litografii, uwzględniający procesy N2U, A14, A13 oraz A12

TSMC pozostaje obecnie liderem, jeśli chodzi o firmy wdrażające najnowszej generacji procesy technologiczne. To właśnie u TSMC produkuje się większość nowoczesnych układów scalonych, w tym procesorów czy jednostek graficznych. W ostatnich latach TSMC niemal zdominował ten rynek, co doprowadziło oczywiście to znaczących wzrostów cen za wafle krzemowe dla klientów firmy. Z kolei wdrażanie kolejnych, coraz bardziej zaawansowanych litografii odbywało się w miarę płynnie. Jakie plany ma przedsiębiorstwo na kolejne lata?

Podczas Sympozjum Technologicznego Ameryki Północnej, firma TSMC zaprezentowała najnowszy plan na wdrażanie kolejnych procesów technologicznych. Uwzględnia on takie litografie jak N2U, A14, A13 i A12.

Samsung Foundry walczy o 2 nm, ale TSMC odjeżdża. Niższy uzysk SF2 komplikuje plany wobec Qualcomma

Nowe procesy technologiczne od TSMC, które mają zostać wdrożone przed końcem obecnej dekady, opracowywane są pod kątem udoskonaleń takich jak zmniejszenie powierzchni chipów oraz wykorzystanie nowych technologii dla redukcji poboru mocy, jednocześnie niekoniecznie uwzględniające użycie najnowszych maszyn ASML High-NA EUV. W tym roku planowane jest wdrożenie usprawnionych litografii N2P oraz N3A, bazujących na wcześniej opracowanym węźle N2 i ukierunkowanych na jeszcze wyższą wydajność (N2P) lub wyższą energooszczędność (N3A). O ile N2P oraz N3A skierowane są dla produktów klasy "High-end", w tym samym czasie wdrożona ma być także linia N3C, czyli tańszy węzeł dla produktów klasy "Mid-to-Low-End).

TSMC zwiększa moce zaawansowanego pakowania. CoWoS, CoPoS i SoIC mają odblokować rynek układów AI

Jedną z pochodnych procesu technologicznego TSMC N2 będzie N2U. W porównaniu do podstawowej wersji 2 nm, wariant N2U ma charakteryzować się od 2 do 4% wyższą wydajnością lub zmniejszonym zapotrzebowaniem na moc w zakresie od 8 do 10% przy zachowaniu tego samego poziomu wydajności co podstawowy N2. N2U utrzyma także gęstość od 2 do 3% wyższą w stosunku do N2P. Produkcja w litografii N2U ruszy w 2027 roku dla segmentu Mainstream oraz w 2028 roku dla produktów klasy High-End, ukierunkowanych głównie pod obliczenia AI i HPC.

Intel Foundry rozbudowuje infrastrukturę pakowania chipów w Malezji. Inwestycja 7,1 mld USD kontra monopol CoWoS od TSMC

O litografii TSMC A14 wiedzieliśmy już wcześniej (proces klasy 1,4 nm), natomiast w trakcie Sympozjum ujawniono pierwsze szczegóły kolejnych dwóch procesorów technologicznych: A13 (klasa 1,3 nm) oraz A12 (klasa 1,2 nm). Ten pierwszy stanowi naturalny rozwój bazowego A14, oferując w stosunku do niego redukcję powierzchni rzędu 6%. TSMC A13 ma być złotym środkiem na przygotowanie mniejszych układów, zachowując wysoką wydajność. Pomimo zmniejszenia samej powierzchni, A13 ma utrzymać pełną zgodność wsteczną z procesem A14, co ułatwi jego wdrożenie na liniach produkcyjnych. TSMC A13 wejdzie do produkcji w 2029 roku. Drugim rozwinięciem A14 będzie A12. Będzie to pierwsza litografia wykorzystująca technologię zasilania tylnego o nazwie Super Power Rail, rozwiązania konkurencyjnego dla Intel PowerVia, wprowadzonego w swojej pierwszej wersji przy okazji procesu Intel 18A. Węzeł 12A zostanie uruchomiony w podobnym czasie co A13, a więc w 2029 roku, rok po debiucie A14. Równolegle TSMC rozwija swoją technologię pakowania CoWoS (Chip-on-Wafer-on-Silicon). Obecnie wdrażana jest wersja z rozmiarem siatki 5,5, natomiast do 2028 roku planowane jest wprowadzenie znacznie bardziej rozbudowanej wersji o rozmiarze siatki 14. Oznacza to zintegrowanie do 10 układów obliczeniowych oraz 20 stosów pamięci HBM w ramach jednego, dużego układu. To tylko plan na 2028 rok, ponieważ już w 2029 roku ma pojawić się jeszcze bardziej zaawansowana wersja CoWoS (tak zwany SoW-X) o rozmiarze siatki 40.