Intel Sapphire Rapids - informacje o procesorach Xeon ujawniają schemat modułowej budowy nowych układów dla serwerów

Podczas ostatniego zebrania w ramach Investor Meeting 2022, Intel potwierdził prace nad serwerowymi procesorami Xeon z rodziny Sapphire Rapids. Obecnie przygotowywane są próbki inżynieryjne, które będą poddawane kolejnym testom. Finalny projekt będzie ukończony w drugiej połowie roku i wtedy właśnie rozpocznie się masowa produkcja procesorów. Wykorzystają one litografię Intel 7. Jedną z największych zmian względem wcześniejszych generacji Xeonów będzie modułowa budowa na bazie kilku kafelków, połączonych ze sobą za pośrednictwem mostków EMIB. Dodatkowo w późniejszym czasie pojawią się także procesory Sapphire Rapids z własną pamięcią typu HBM2e. Tymczasem Intel zaprezentował kilka nowych informacji na temat procesorów Xeon, dzięki czemu wiemy już jak mniej więcej przedstawia się schemat ich budowy.

Nowe informacje o procesorach Intel Sapphire Rapids zdradzają szczegóły dotyczące schematu budowy serwerowych układów Xeon.

Intel 4 oraz Intel 3 - nowe informacje na temat prac nad litografiami. Intel Sapphire Rapids z debiutem w drugiej połowie 2022

Podczas konferencji International Solid-State Circuits Conference (w skrócie ISSCC) 2022, firma Intel ujawniła kilka nowych informacji na temat procesorów Sapphire Rapids - głównie chodzi o schemat blokowy, który ujawnia jak zostały zaprojektowane nowe jednostki dla serwerów. Ów schemat został już rozpracowany przez użytkownika Twittera - Locuza - który zajmuje się omówieniem podobnych kwestii związanych z procesorami. Widzimy tutaj przede wszystkim cztery kafelki obliczeniowe, gdzie każdy z bloków posiada 15 rdzeni, co łącznie daje nam 60. Intel już potwierdził, że serwerowe Sapphire Rapids będą oferowały maksymalnie 56 rdzeni, więc wygląda na to, że w każdym kafelku jeden rdzeń pozostanie wyłączony. Wszystkie kafelki posiadają także po pięć łączeń EMIB, dzięki którym możliwa jest komunikacja pomiędzy wszystkimi rdzeniami. Każda z czterech matryc ma wbudowany także mostek północny, kontroler pamięci DDR5 oraz interfejs do obsługi magistrali PCIe 5.0.

Schemat budowy procesora Intel Sapphire Rapids.

Intel Sapphire Rapids - pierwsze testy wydajności pamięci cache w porównaniu do AMD EPYC 7773X oraz Xeon Platinum 8380

Każdy z rdzeni posiada 1,875 MB pamięci cache poziomu L3, co przekłada się na 28,125 MB (28 800 KB) pamięci dla każdej z czterech matryc obliczeniowych. Łącznie daje to 112,5 MB cache L3 w sytuacji, gdyby wszystkie 60 rdzeni było aktywne. Przy 56 rdzeniach, ilość cache powinna sięgać 105 MB. Cały procesor Sapphire Rapids posiada także 512-bitowy kontroler pamięci DDR5. W przypadku linii PCIe 5.0, mowa dokładnie o 128 liniach przy w pełni aktywnych matrycach (przy 56 rdzeniach najpewniej będzie to 112 linii). Matryce posiadają także 24 linie UPI (UPI - Intel Ultra Path Interconnect - to spójne połączenie o niskim opóźnieniu dla skalowalnych systemów wieloprocesorowych ze współdzieloną przestrzenią adresową). Na końcu pozostają akceleratory DSA (Data-Streaming Accelerator), QAT (QuickAssist) oraz DLB (Deep Learing Boost, akcelerator przyspieszający obliczenia związane z AI).