SK hynix pokazuje iHBM. Chłodzenie przy interfejsie D2D PHY ma ograniczyć throttling pamięci HBM w akceleratorach AI
Producenci pamięci HBM dokładają przepustowość, warstwy i pojemność, a fizyka cierpliwie wystawia rachunek. Im ciaśniej upchnięty pakiet obok GPU albo akceleratora, tym szybciej rośnie problem z temperaturą i spadkiem taktowań pod obciążeniem. SK hynix twierdzi, że znalazł sposób, by uderzyć dokładnie w to miejsce, które dotąd grzało się najmocniej. I tym razem nie chodzi o kosmetykę na wierzchu układu, tylko o zmianę w samym wnętrzu pakietu.
SK hynix bierze się za miejsce, w którym HBM realnie dławi akceleratory AI. Jeśli iHBM trafi do HBM5 bez większych zmian w pakowaniu, walka o pamięć dla NVIDIA, AMD i własnych ASIC-ów zrobi się jeszcze bardziej zacięta.
Silicon Power XPOWER Cyclone R - pamięć RAM DDR5 dla graczy z certyfikacją ROG. Wsparcie dla ASUS Aura Sync, AMD EXPO i RGB
SK hynix pokazał architekturę iHBM, w której elementy chłodzące ICE trafiają bezpośrednio do warstwy D2D PHY (Die-to-Die Physical Layer), czyli interfejsu łączącego bazowy układ HBM z procesorem AI. To tam zbija się ogromny ruch danych i tam zwykle rodzi się najwięcej ciepła. Firma mówi o spadku rezystancji cieplnej o ponad 30 proc., a także o stabilniejszej pracy w warunkach wysokiej temperatury i dużego obciążenia. Co ważne, projekt ma korzystać z obecnego procesu Wafer Level Packaging opartego na MR-MUF, więc klienci nie muszą od razu wywracać całego projektu pakietu do góry nogami.
Corsair Shugo DDR5 to limitowana seria modułów 6000 MT/s CL28 z unikalnym chłodzeniem i podświetleniem mikrootworowym
Oznacza to bardziej przewidywalne akceleratory w centrach danych, czyli mniej throttlingu, wyższe utrzymane transfery i większą szansę, że kolejne generacje GPU nie utkną na limicie termicznym pamięci. Na tle Samsunga ruch SK hynix wygląda sensownie, bo Koreańczycy z Seulu chwalą się w HBM4 o 40 proc. lepszą efektywnością energetyczną, 10 proc. poprawą oporu cieplnego w pionie i 30 proc. lepszym odprowadzaniem ciepła względem HBM3E, lecz robią to bardziej na poziomie całego stosu. SK hynix idzie ostrzej w najgorętszy punkt układu. To dobrze zgrywa się z tym, o czym niedawno pisaliśmy przy harmonogramie HBM4-HBM8, że bez mocniejszego chłodzenia i zmian w pakowaniu dalsze dokładanie przepustowości zaczyna przypominać sport ekstremalny.
Powiązane publikacje

Niedobór RAM-u to prezent dla Pekinu. CXMT rusza z nowym podwykonawcą i celuje w standard, który zadebiutuje za trzy lata
35
Nanya twierdzi, że DDR4 i LPDDR4 ciągle stanowią większość dostaw. Starsze pamięci korzystają na boomie AI
15
Samsung Mobile zmierza do pierwszej w historii straty operacyjnej. Winny jest własny dział pamięci
32
Micron wylewa pierwszy beton pod New York Fab. Projekt wraca na właściwe tory po poślizgach, a Idaho dalej wyprzedza Clay
16







![SK hynix pokazuje iHBM. Chłodzenie przy interfejsie D2D PHY ma ograniczyć throttling pamięci HBM w akceleratorach AI [1]](/image/news/2026/05/27_sk_hynix_pokazuje_ihbm_chlodzenie_przy_interfejsie_d2d_phy_ma_ograniczyc_throttling_pamieci_hbm_w_akceleratorach_ai_2.jpg)
![SK hynix pokazuje iHBM. Chłodzenie przy interfejsie D2D PHY ma ograniczyć throttling pamięci HBM w akceleratorach AI [2]](/image/news/2026/05/27_sk_hynix_pokazuje_ihbm_chlodzenie_przy_interfejsie_d2d_phy_ma_ograniczyc_throttling_pamieci_hbm_w_akceleratorach_ai_0.jpg)
![SK hynix pokazuje iHBM. Chłodzenie przy interfejsie D2D PHY ma ograniczyć throttling pamięci HBM w akceleratorach AI [3]](/image/news/2026/05/27_sk_hynix_pokazuje_ihbm_chlodzenie_przy_interfejsie_d2d_phy_ma_ograniczyc_throttling_pamieci_hbm_w_akceleratorach_ai_1.jpg)





