AMD NAVI 31 - topowy układ graficzny RDNA 3 zostanie wyposażony w 6 bloków MCD oraz do 384 MB pamięci Infinity Cache
AMD na razie stara się dość konsekwentnie milczeć na temat specyfikacji nadchodzących kart graficznych Radeon RX 7000, opartych na architekturze RDNA 3. Producent na razie potwierdził wyłącznie informację o wzroście perf/wat o 50% względem RDNA 2, a także o przeprojektowanych blokach Compute Units w porównaniu do dotychczasowych kart. Okazuje się jednak, że w nowej aktualizacji sterowników dla Linuksa zawarto ważny szczegół związany z topowym układem graficznym NAVI 31.
Aktualizacja przez AMD sterowników dla systemu Linux potwierdza dotychczasowe plotki na temat topowego układu NAVI 31 (RDNA 3). Ma on oferować jedną matrycę obliczeniową oraz 6 bloków MCD, w których umieszczone zostaną kontrolery VRAM oraz pamięć Infinity Cache.
AMD RDNA 3 - nowa architektura kart graficznych Radeon RX 7000 z ponad 50% wzrostem wydajności na Wat względem RDNA 2
W sterownikach graficznych AMD dla systemu Linux pojawiła się wzmianka na temat nadchodzącego układu NAVI 31, który będzie najwydajniejszym przedstawicielem architektury RDNA 3. Wpisy potwierdzają wykorzystanie 6 bloków MCD, które zwierać będą kontrolery dla pamięci VRAM typu GDDR6 oraz dodatkową pamięć Infinity Cache. Każdy blok MCD będzie miał wbudowany 64-bitowy kontroler dla pamięci (a dokładniej to dwa 32-bitowe kontrolery w każdym MCD), co przełoży się w ostateczności na 384-bitową magistralę dla topowego SKU. Tym samym nadchodząca karta z najwyższego segmentu zaoferuje szerszą szynę oraz wyższą przepustowość w porównaniu do Radeona RX 6900 XT.
AMD Radeon RX 7000 - karty graficzne RDNA 3 zaoferują nowe funkcje związane z Ray Tracingiem oraz złącza DisplayPort 2.0
Według użytkownika Twittera - @kepler_L2, każdy blok MCD będzie również oferował 32 MB pamięci Infinity Cache, co łącznie przełoży się na 192 MB tejże dodatkowej pamięci. Dla porównania obecny top NAVI 21 posiada 128 MB Infinity Cache. Dodatkowo w przyszłości mogą pojawić się nowe warianty NAVI 31, gdzie na każdy blok MCD nałożona byłaby dodatkowa warstwa pamięci cache (3D V-Cache, czyli rozwiązanie wprowadzone przez AMD obecnie w procesorach Ryzen oraz EPYC). Dodatkowe 32 MB w każdym MCD mogłoby się wówczas przełożyć na 384 MB Infinity Cache.
32MB + 64-bit MC normally, +32MB 3D V-Cache on some models.
— Kepler (@Kepler_L2) July 13, 2022