Intel Tremont - nowa architektura dla procesorów Atom

Intel obecnie bardzo mocno stawia na mobilne procesory, które wytwarzane są zarówno w 14 nm procesie technologicznym (Whiskey Lake-U, Comet Lake-U, Coffee Lake-H Refresh) jak również 10 nm litografii (Ice Lake-U). Od dłuższego czasu wiemy także, że firma pracuje nad nowym projektem o kodowej nazwie Lakefield, Sama platforma przypomina nieco rozwiązania spotykane w smartfonach. W przypadku Intel Lakefield mowa o połączeniu wydajniejszych rdzeni bazujących na mikroarchitekturze Sunny Cove z energooszczędnymi rdzeniami Tremont, które z kolei spotykane są w najnowszych układach Atom. Układy Lakefield, jako energooszczędne będą wykorzystywane przede wszystkim w niewielkich urządzeniach wyposażonych w dwa ekrany i bazujące na systemie Microsoft Windows 10X. Intel z kolei przypomniał o przygotowywaniu nowych układów poprzez prezentację mikroarchitektury Tremont, która stanowi podstawę dla rodziny Lakefield.

Intel podzielił się szczegółami dotyczącymi mikroarchitektury Tremont, która jest podstawą dla nowych mobilnych układów o kodowej nazwie Lakefield.

Zanim przejdę do bardziej szczegółowej prezentacji mikroarchitektury Tremont, warto ogólniej wspomnieć czym charakteryzuje się ten układ i co dokładnie uległo zmianie względem poprzednich, niskonapięciowych architektur x86. Przede wszystkim Intel Tremont zawiera szereg udoskonaleń w architekturze zestawu instrukcji (w skrócie ISA), a także w sposobie zarządzenia energią oraz dodatkowe usprawnienia w sektorze bezpieczeństwa. Przebudowana mikroarchitektura x86 wykorzystująca 10 nm proces technologiczny cechuje się również wzrostem tzw. IPC, czyli ilości przetwarzanych instrukcji na cykl. Nowością w porównaniu do poprzednich niskonapięciowych układów jest wprowadzenie szerszego, 6-częściowego klastru podzielonego w układzie 2x3 z z możliwością dekodowania instrukcji w trybie "out-of-order". Klastry znajdują się w części układu określanej jako Front End, skąd jest możliwość lepszego zasilania dla drugiej części określanej z kolei jako Back End, mającego z kolei istotne znaczenie dla wydajności całej konstrukcji.

Zmiany w mikroarchitekturze Tremont zaszły już na poziomie Front-Endu, który służy przede wszystkim do pobierania instrukcji z pamięci, dekodowania instrukcji oraz ich przygotowania do wykonania. Znajdziemy tutaj m.in. dwa dedykowane układy, w tym jeden służący np. do przechowywania historii wykonanych skoków z wykorzystaniem 32-bajtowej tabeli predykcji indeksowanej według wartości rejestru bazowego. Drugi układ służy do pobierania instrukcji. Pobieranie poza kolejnością zmniejsza utratę wydajności spowodowaną brakiem pamięci podręcznej instrukcji. W przypadku układów Tremont pamięć cache dla pobierania instrukcji wynosi 32 KB, a na każdy cykl zegara przetwarzane są maksymalnie 32 bajty kodu.

Pewne zmiany nastąpiły również w obszarze jednostek służących do wykonywania poleceń na liczbach całkowitych. W budowie procesora określana jest mianem "Integer Execution". Jednostka ta jest odpowiedzialna za wykonywanie wszystkich instrukcji na danych całkowitych, a mianowicie obliczeń arytmetycznych, obliczeń logicznych, przesunięć, obciążeń, zapasów oraz rozgałęzień. W przypadku mikroarchitektury Tremont Intel postanowił zwiększyć rozmiar okna dla przekierowania instrukcji w trybie out-of-order (wykonywanie poza kolejnością). Szeroka realizacja instrukcji wykonywana jest za pośrednictwem wbudowanych jednostek: trzech jednostek ALU do obliczeń artymetyczno-logicznych, trzech jednostek adresujących AGU oraz pojedynczych JMP (jump) oraz STD (store data).

Kolejnym elementem budowy układów Tremont są wykonawcze instrukcje bezpośrednio związane ze sprzętowym szyfrowaniem. Znajdziemy tutaj komplet takich instrukcji jak SIMD (Single Instruction, Multiple Data), gdzie przetwarza się wiele strumieni danych w oparciu o pojedynczy strumień rozkazów. Dalej mamy instrukcje AES, czyli algorytm szyfru blokowego oraz FMUL - instrukcja mnożenia 8-bitowych liczb bez znaków, gdzie 16-bitowy wynik przesuwany jest o jeden bit w lewo. Kolejna instrukcja wykorzystywana do szyfrowania danych to FADD gdzie dwa operandy są dodawane a wynik pozostawiamy tylko w drugim z nich. Dzięki tym instrukcjom układy bazujące na mikroarchitekturze Tremont mają cechować się zwiększonym poziomem szyfrowania a więc i bezpieczeństwa.

Intel zapowiada także możliwość współdzielenia pamięci cache L2 między jednym, dwoma, trzema lub czterema rdzeniami Tremont. Ilość tej pamięci ma być konfigurowalna w przedziale od 1,5 MB do 4,5 MB. Wszystko wskazuje także na to, że nowe układy Atom bazujące na mikroarchitekturze Tremont będą wyposażone w pamięć cache poziomu L3 co będzie w tej serii nowością. W konsekwencji przebudowane architektury oraz dodanie nowych instrukcji wraz z dodatkową pamięcią cache L3 ma ostatecznie przełożyć się na wzrost IPC co będzie zauważalne głównie w wydajności jednowątkowej. Ze względu na energooszczędność Tremonta, nie ma co się nastawiać na wysoką wydajność wielowątkową. Wzrost ma dotyczyć zadań nastawionych na pojedynczy wątek, a jednocześnie pozostać bardzo energooszczędnym układem przeznaczonym dla urządzeń pokroju Microsoft Surface Neo czy Lenovo ThinkPad X1.