AMD Instinct MI200 - nowe informacje na temat specyfikacji akceleratora graficznego, opartego na budowie typu MCM

Od kilku miesięcy, regularnie pojawiają się doniesienia na temat specyfikacji akceleratora graficznego AMD Instinct MI200. Układ graficzny, oparty na architekturze CDNA 2, ma być pierwszym GPU wykorzystującym budowę typu MCM, niczym obecne procesory AMD Ryzen. Producent również niejako potwierdził wykorzystanie zupełnie nowej budowy dla swojego flagowego akceleratora do specjalistycznych obliczeń. Poprzez aktualizację sterowników jądra Linuxa poznaliśmy informację, że układ graficzny Aldebaran będzie wyposażony w dwa bloki obliczeniowe, jednak tylko główny blok reguluje zarówno pobór mocy jak również power limit dla całego GPU. Kolejne wieści na temat specyfikacji akceleratora Aldebaran pochodzą od Uto Varetto, osoby zarządzającej technologiami w firmie Pawsey. Firma ta otrzymała dofinansowanie na stworzenie superkomputera Setonix, który będzie bazował m.in. na nowej generacji układów AMD Instinct MI200.

Według najnowszych informacji, akcelerator AMD Instinct MI200 będzie wyposażony w 128 GB pamięci HBM2 lub HBM2e, a więc czterokrotnie więcej w porównaniu do obecnego układu Instinct MI100.

AMD Instinct MI200 - producent potwierdza, że akcelerator CDNA 2 wykorzysta budowę MCM z dwoma blokami obliczeniowymi

Setonix to nowy superkomputer, który zostanie opracowany dla firmy Pawsey z siedzibą w Australii. Przygotowany z myślą o pracy z danymi, usprawni działania australijskich naukowców w zakresie pozyskiwania danych, wizualizacji danych, zarządzania cyklem życia danych oraz ich udostępniania. Superkomputer o mocy 50 petaflopów ma zostać wyposażony w ponad 200 tysięcy rdzeni AMD Milan (układy EPYC 3 generacji z rdzeniami Zen 3) oraz ponad 750 akceleratorów graficznych AMD Instinct nowej generacji - mowa tutaj oczywiście o Instinct MI200. Według informacji prasowej, każdy układ Aldebaran zostanie wyposażony w 128 GB pamięci. Obecnie nie mamy jednak pewności czy będzie to pamięć HBM2 czy HBM2e.

Superkomputer Perlmutter zostanie wyposażony w 1536 procesorów AMD EPYC 7763 i ponad 6 tysięcy układów NVIDIA A100

W sieci pojawił się także wstępny diagram prezentujący możliwą budowę układu graficznego Aldebaran, na który składają się dwa chiplety - jeden główny oraz drugi dodatkowy. Oba chiplety zawierają w sobie bloki obliczeniowe Compute Units, w pełni wspierające obliczenia pojedynczej oraz podwójnej precyzji. Pomiędzy dwoma blokami umieszczony ma zostać pasywny interfejs - na poniższym diagramie widnieje nazwa Die-to-Die Crosslinks, choć w patencie AMD widnieje także opis mostka jako HBX (High Bandwidth Crosslink). Celem interfejsu ma być połączenie obu chipletów, dając w ten sposób dostęp zarówno do danych w pamięci podręcznej, jak i do VRAM oraz swobodne przemieszczanie danych pomiędzy obydwoma układami. Chiplet oznaczony jako główny (Primary) jako jedyny ma mieć bezpośrednią komunikację z procesorem, dzięki czemu ten drugi będzie rozpoznawał GPU jako blok monolityczny, unikając w ten sposób potencjalnych problemów wynikających z konieczności komunikowania się osobno z każdym z chipletów. Według poniższego diagramu, każdy z chipletów posiada łącznie 128 bloków obliczeniowych, jednak na potwierdzenie takiej budowy będziemy musieli jeszcze poczekać.