AMD Ryzen 7 5800X3D oraz EPYC Milan-X - wszystko co trzeba wiedzieć na temat technologii pakowania 3D V-Cache

W ciągu ostatnich miesięcy, jednym z popularniejszych tematów w naszej branży stała się technologia pakowania 3D V-Cache, którą wprowadza AMD do swoich procesorów serwerowych (EPYC Milan-X) oraz konsumenckich (Ryzen 7 5800X3D na dobry początek). Dzięki zastosowaniu pakowania w 3D, firma może wprowadzać procesory oferujące bardzo dużą ilość pamięci cache L3 - dotyczy to przede wszystkim układów serwerowych, składających się z większej liczby chipletów. W konsumenckich układach otrzymamy w najbliższym czasie pierwszą generację tego rozwiązania, a ze względu na ograniczenia produkcji, najprawdopodobniej w pierwszej połowie roku pojawi się tylko jeden taki procesor. Niemniej jednak 3D V-Cache ma być dopiero początkiem długiej drogi AMD oraz TSMC w kontekście tworzenia bardziej skomplikowanych układów, wykorzystujących technologię pakowania w stosy.

Zbieramy wszystkie dotychczasowe informacje na temat technologii pakowania 3D V-Cache w procesorach AMD Ryzen oraz AMD EPYC Milan-X.

AMD EPYC 7V73X z 3D V-Cache już po wstępnych testach. Jak spisuje się procesor z dodatkową pamięcią podręczną?

Czym dokładnie jest technologia pakowania 3D V-Cache? Na pozór procesor AMD Ryzen 7 5800X3D wygląda tak samo jak wcześniejsza wersja (Ryzen 7 5800X). Otrzymujemy zatem pojedynczy chiplet oraz blok I/O. Największa różnica dotyczy wnętrza chipletu. Procesor wyposażony zostaje bowiem w nowy typ pamięci 3D V-Cache L3, gdzie oprócz wcześniejszych 32 MB dochodzi dodatkowy stos pamięci (pakiet) w liczbie 64 MB. Sam rozmiar bloku CCD jest taki sam jak wcześniej, a różnica wynika przede wszystkim z zastosowania unikalnego, pionowego stosu 3D, zwiększającego liczbę pamięci cache typu L3. W pojedynczym chiplecie 3D możemy uzyskać w ten sposób do 96 MB L3 (32 MB "podstawowego" L3 + 64 MB dołożonego L3). Gdyby AMD zdecydowało się na implementację 3D V-Cache np. do Ryzena 9 5900X (tworząc Ryzena 9 5900X3D), wówczas procesor oferowałby aż 192 MB cache L3 (po 96 MB na każdy chiplet). Technologia 3D V-Cache wykorzystuje łączenia typu TSV.

AMD Ryzen 7 5800X3D może być jedynym procesorem Vermeer z 3D V-Cache. Powód? Technologia TSMC SoIC i debiut EPYC Milan-X

Każdy z krzemowych połączeń TSV ma rozmiar 9 mikrometrów (µm), a ich zadaniem jest łączenie stosu 3D V-Cache z głównym blokiem CCD. Co ciekawe, rozstaw styków jest mniejszy nawet w porównaniu do technologii Intel Foveros Direct, która dopiero zostanie wprowadzona w kolejnych generacjach procesorów (10 mikrometrów). Według dotychczasowych szacunków, procesor z dwoma blokami CCD posiadałby ponad 23 tysiące takich połączeń krzemowych TSV, które sprawnie umożliwiłyby połączenie pomiędzy chipletami (w przypadku procesora Ryzen 7 5800X3D tych połączeń powinno być o połowę mniej, jako że jednostka posiada tylko jeden blok CCD). Każdy z produkowanych modułów 3D V-Cache wytwarzany jest w 7 nm procesie technologicznym TSMC i ma wymiary 6 mm x 6 mm (łączna powierzchnia 36 mm²).

AMD Instinct MI250X oraz EPYC Milan-X - modułowe GPU oraz serwerowe procesory z pamięcią 3D V-Cache już oficjalnie

Producent na chwilę obecną deklaruje, że nadchodzące procesory otrzymają tylko jeden dodatkowy stos 3D V-Cache na każdy CCD. W przyszłości będzie jednak możliwość dalszej rozbudowy do maksymalnie 512 MB na pojedynczy blok z rdzeniami - dwa CCD mogłyby zatem otrzymać nawet 1 GB takiej pamięci. Obecnie jednak największym wyzwaniem jest dopracowanie technologii TSMC SoIC, która jest wykorzystywana do układania kolejnych bloków w stosy 3D. Jako że obecnie priorytet w implementacji tej technologii mają serwerowe procesory EPYC Milan-X, najpewniej dopiero przy kolejnej generacji Ryzenów zobaczymy więcej układów z 3D V-Cache, być może już w bardziej zaawansowanej postaci.

Wykorzystanie dodatkowych stosów z pamięcią cache L3 wpływa jednak niekorzystnie na taktowanie rdzeni, które jest nieco niższe zarówno w konsumenckim układzie Ryzen 7 5800X3D jak również serwerowych EPYC Milan-X. Pierwsze testy tych drugich pokazały, że w zadaniach, które nie wymagają olbrzymich pokładów cache L3 mogą pojawić się niewielkie spadki wydajności. Z kolei tam, gdzie dodatkowy cache jest mile widziany, wówczas testy pokazują nawet o kilkanaście procent wyższą wydajność. Dodatkowy L3 z pewnością przyda się także w grach, co pokazują wstępne wyniki od AMD. Według deklaracji producenta, Ryzen 7 5800X3D pomimo niższego taktowania, jest w stanie w wybranych grach deptać po piętach flagowemu procesorowi Intela - Core i9-12900K - a czasem nawet go przeganiać (jak np. w Final Fantasy XIV, Shadow of the Tomb Raider czy Far Cry 6). Oczywiście dopiero finalne testy pokażą na co stać technologię 3D V-Cache w grach, niemniej potencjał jest duży.

AMD oraz TSMC zamierzają w dalszym ciągu współpracować w tematyce pakowania w 3D. Choć obecnie możemy obserwować tylko technologię 3D V-Cache dla pamięci cache, plany na kolejne lata są znacznie bardziej ambitne. Najważniejszym celem jest takie dopracowanie technologii, by móc w przyszłości układać bloki z kolejnymi rdzeniami, a nawet całe procesory w stosy. Dzięki takiemu rozwiązaniu, możliwe byłoby stworzenie bardziej zaawansowanych jednostek obliczeniowych, jednocześnie minimalizując ilość potrzebnego miejsca na PCB. Kolejnym celem firm jest nakładanie na siebie makrobloków obliczeniowych, co umożliwiłoby grupowanie poszczególnych elementów obliczeniowych na osobnych matrycach 3D. Jeden taki blok mógłby zawierać w sobie jednostki tj. FP oraz INT. Niżej, na kolejnej warstwie umieszczono by chłodniejsze jednostki front-end oraz load-store, podczas na jeszcze niższym poziomie znalazłyby się podręczne pamięci cache typu L1 oraz L2. Kto wie, może za kilka lat doczekamy się procesorów z zaawansowaną budową, opartą o układanie poszczególnych bloków w stosy 3D.