AMD Medusa Point - Poznaliśmy nowe szczegóły dotyczące specyfikacji. Większa liczba rdzeni Zen 6 oraz skromniejsze iGPU
Ostatnie generacje procesorów APU od AMD to odpowiednio serie Strix Point (Ryzen AI 9), Strix Halo (Ryzen AI Max) oraz Krackan Point (Ryzen AI 5 oraz Ryzen AI 7). Wszystkie te procesory wykorzystują mikroarchitekturę Zen 5 (oraz dodatkowo Zen 5c dla Strix Point i Krackan Point) dla rdzeniu CPU oraz architekturę RDNA 3.5 dla wbudowanych układów graficznych. Na nową generację, opartą o Zen 6, czyli Medusa Point, poczekamy najpewniej do 2026 roku. Jednak już teraz pojawiły się nowe konkrety dotyczące ich budowy. AMD szykuje tutaj zmiany, choć nie wszystkie mogą Wam przypaść do gustu.
W sieci pojawiły się nowe informacje na temat procesorów APU od AMD z serii Medusa Point. Jeśli się potwierdzą, to nastąpi znacznie większa rozbieżność specyfikacji pomiędzy seriami Ryzen 9 oraz Ryzen 7. Ponadto spodziewana jest znacząca redukcja liczby jednostek obliczeniowych dla iGPU.
AMD Medusa Point - Nowa generacja APU ma korzystać z rdzeni Zen 6 oraz układów graficznych RDNA 3.X
W sieci pojawiły się pierwsze, nieoficjalne szczegóły dotyczące budowy procesorów AMD Medusa Point, które skorzystają z mikroarchitektury Zen 6 oraz Zen 6c. Jeśli doniesienia te się potwierdzą, producent wprowadzi sporą przepaść w specyfikacji pomiędzy Ryzen AI 9 a pozostałymi układami z owej generacji. Linia, którą na potrzeby materiału określimy jako Medusa Point #1, ma wykorzystywać maksymalnie 10 rdzeni, w tym 4 rdzenie Zen 6, 4 rdzenie Zen 6c oraz dwa rdzenie, określane jako Low Power Core. AMD badałoby w tym wypadku możliwość zbudowania procesora na podobieństwo tego, co oferują układy Intel Meteor Lake oraz Arrow Lake-H, gdzie oprócz zwykłych rdzeni P-Core i E-Core, są także dodatkowe dwa rdzenie Low Power E-Core, umieszczone w bloku SoC. W tym wypadku nie mamy pewności, z jakiej dokładnie mikroarchitektury skorzystają owe rdzenie, przypuszczalnie jednak powinno to być Zen 6c. Seria Medusa Point #1 ma dotyczyć procesorów Ryzen AI 5 oraz Ryzen AI 7.
AMD Krackan Point | AMD Strix Point | AMD Medusa Point #1 | AMD Medusa Point #2 | |
Architektura | Zen 5 + Zen 5c + RDNA 3.5 + XDNA 2 | Zen 5 + Zen 5c + RDNA 3.5 + XDNA 2 | Zen 6 + Zen 6c + RDNA 3.5+, XDNA | Zen 6 + Zen 6c + RDNA 3.5+, XDNA |
Seria procesorów | Ryzen AI 5 Ryzen AI 7 |
Ryzen AI 9 | Ryzen AI 5 Ryzen AI 7 |
Ryzen AI 9 |
Konfiguracja rdzeni | Ryzen AI 5: 6C/12T 3 Zen 5 + 3 Zen 5c Ryzen AI 7: 8C/16T 4 Zen 5 + 4 Zen 5c |
Ryzen AI 9: 10C/20T 4 Zen 5 + 6 Zen 5c Ryzen AI 9 HX: 12C/24T 4 Zen 5 + 8 Zen 5c |
Do 10 rdzeni: 4 Zen 6 + 4 Zen 6c + 2 Low Power Core |
Do 22 rdzeni: 12 Zen 6 (dodatkowy CCD) + 4 Zen 6 + 4 Zen 6c + 2 Low Power Core |
Układ iGPU | Ryzen AI 5: 4 CU RDNA 3.5 Ryzen AI 7: 8 CU RDNA 3.5 |
Ryzen AI 9: 12 CU RDNA 3.5 Ryzen AI 9 HX: 16 CU RDNA 3.5 |
8 CU RDNA 3.5+ | 8 CU RDNA 3.5+ |
AMD Medusa Ridge, Medusa Point, Medusa Halo i Medusa Range - Wszystkie procesory Zen 6 mają korzystać ze wspólnego CCD
Zupełnie innym tematem jest Ryzen AI 9, który miałby skorzystać z Medusa Point #2. W tym wypadku producent miałby wykorzystać drugi klaster CCD z dodatkowymi 12, pełnymi rdzeniami Zen 6. Byłoby to niejako potwierdzenie doniesień sprzed kilku miesięcy, gdzie sugerowano wykorzystanie w układach Medusa Point tego samego klastra CCD, który trafi choćby do desktopowych procesorów Ryzen nowej generacji. Taka konfiguracja pozwoliłaby na zaoferowanie łącznie do 22 rdzeni (12 rdzeni Zen 6 w CCD #1, 4 rdzenie Zen 6 + 4 rdzenie Zen 6c + 2 rdzenie Low Power w drugim klastrze). Jeśli wszystkie rdzenie obsługiwałyby wielowątkowość SMT, wówczas byłby to procesor 22-rdzeniowy i 44-wątkowy. Dalsza część informacji o budowie Medusa Point dotyczy zintegrowanych układów graficznych i tutaj również planowane są zmiany, nie wszędzie na plus. AMD ma bowiem planować znaczącą redukcję liczby bloków CU dla układów Ryzen AI 9. Zamiast maksymalnie 16 CU, mielibyśmy otrzymać tylko 8 CU. Co ciekawe, źródło wskazuje na użycie ulepszonej architektury RDNA 3.5+, a nie RDNA 3.5. Nie wiemy jednak jakie dokładnie zmiany wprowadzi RDNA 3.5+ względem wcześniejszej wersji.
Medusa Point 1
— HXL (@9550pro) May 16, 2025
R5/R7=4C+4D+2LP+8CU RDNA 3.5+
R9=12C CCD+4C+4D+2LP+8CU RDNA 3.5+
APU=IOD
Powiązane publikacje

Qualcomm Snapdragon 7 Gen 4 - debiut mobilnego chipu, który sprawdzi się w grach oraz zapewni dostęp do Wi-Fi 7 i Bluetooth 6.0
11
MediaTek Dimensity 9400e zaprezentowany. Wydajny mobilny chip, który za moment znajdzie się w pierwszym smartfonie
5
AMD EPYC 4005 - premiera procesorów Zen 5 dla małych firm. Jeden z modeli otrzymał pamięć podręczną 3D V-Cache
14
Samsung i Qualcomm zawierają umowę na produkcję chipów 2 nm, w tym układów Snapdragon 8 Elite Gen 2. Co na to TSMC?
29