Intel Nova Lake - Przynajmniej pięć procesorów otrzyma pamięć bLLC. Nowe informacje o konfiguracjach Core Ultra 400DX

W ostatnich tygodniach zwiększyła się częstotliwość publikowanych informacji na temat procesorów Intel Nova Lake-S, jako że już za kilka miesięcy producent rozpocznie masową produkcję, a to oznacza że coraz więcej kluczowych aspektów specyfikacji jest obecnie finalizowanych. Nowe układy zaoferują w dużej mierze bardziej rozbudowane konfiguracje, nową mikroarchitekturę dla rdzeni Performance oraz Efficient, nową litografię oraz rozwiązanie o nazwie bLLC. Okazuje się, że z tego ostatniego skorzysta więcej jednostek niż dotychczas sądziliśmy. Jednocześnie obawiamy się chaosu, jaki może zapanować w nazwach.

Według najnowszych informacji, część procesorów Intel Nova Lake trafi na rynek pod nomenklaturą Core Ultra 400D oraz Core Ultra 400DX. Przynajmniej pięć procesorów ma otrzymać dodatkowy cache bLLC.

Intel Nova Lake - Nowe informacje o procesorach wskazują na konfiguracje od 6 do 52 rdzeni oraz kontroler DDR5 8000 MT/s

Według informatora @Jaykihn, procesory Intel Nova Lake-S z podwójnym Compute Tile trafią na rynek pod serią Core Ultra 400DX, podczas gdy jednostki bazujące na konfiguracjach 8 + 12 (odpowiednio 8 P-Core + 12 E-Core) oraz 8 + 16 oraz z dodatkiem w postaci bLLC trafią do oferty pod nazwą Core Ultra 400D. Piąty procesor z bLLC będzie miał konfigurację 6 + 12 i będzie oferowany pod tytułem Core Ultra 9, bez żadnych dodatkowych oznaczeń. Jak dokładnie ma wyglądać konfiguracja procesorów z bLLC, podane jest poniżej:

16+32 288MB
16+24 264MB
8+16 144MB
8+12 132MB
6+12 108MB

— Jaykihn (@jaykihn0) April 18, 2026

Intel podobno pracuje nad kolejnym wariantem procesora Nova Lake-S dla desktopów, tym razem z układem graficznym Xe3P

Jak widać po konfiguracjach, dodatkowa pamięć cache nie działa tutaj na zasadzie stosu jak w przypadku 3D V-Cache u AMD. Zamiast tego więcej pamięci jest dodawane bezpośrednio dla klastrów z rdzeniami Performance oraz Efficient. Jaykihn wyjaśnia również jak ma to dokładniej wyglądać w przypadku nadchodzących układów Nova Lake. Jeden klaster z rdzeniami Performance ma dwa pakiety pamięci cache o pojemności 12 MB każdy, podczas gdy jeden klaster z rdzeniami E-Core ma na pokładzie jeden pakiet cache o pojemności 12 MB. Na przykładzie topowego układu z 52 rdzeniami wyjaśnione jest jak to wygląda (poniżej). W ten sposób ilość pamięci cache w wersjach bLLC będzie uzależniona od liczby dostępnych klastrów z rdzeniami P-Core i E-Core.

All are bLLC.

6+12 has no suffix/series and is Core Ultra 9.

8+12 and 8+16 are D-series, Core Ultra 7 and Core Ultra 9 respectively.

16+24 and 16+32 are DX-series and are unsegmented.

— Jaykihn (@jaykihn0) April 18, 2026

P cluster + E cluster

4*(2x12) + 3*12

One P cluster has two shared slices of 12.
One E cluster has one slice of 12.

— Jaykihn (@jaykihn0) April 18, 2026