AMD Ryzen 7000X3D - producent dzieli się szczegółowymi informacjami na temat chipletu 3D V-Cache drugiej generacji

AMD Ryzen 9 7950X3D to bez wątpienia jeden z najszybszych procesorów do gier. Jak wykazał nasz niedawny test, układ ten miejscami dystansuje nawet jednostkę Intel Core i9-13900K. Duża w tym zasługa pamięci 3D V-Cache drugiej generacji, o której dotychczas nie wiedzieliśmy zbyt dużo. Na szczęście producent nie trzymał nas długo w niepewności i udostępnił już konkretne szczegóły na temat nowego chipletu obecnego w nowych chipach AMD. Czego jeszcze się dowiedzieliśmy?

AMD podzieliło się właśnie szczegółowymi informacjami na temat pamięci 3D V-Cache drugiej generacji. Producent zdradził też kilka ciekawych informacji na temat matryc I/O w układach Zen 4.

AMD Ryzen 9 7950X3D vs Intel Core i9-13900K - Test wydajności najszybszych procesorów. Kto wygra pojedynek tytanów?

Pamięć 3D V-Cache drugiej generacji została wykonana w litografii 7 nm, a więc tej samej, w której powstała pierwsza iteracja 3D V-Cache zaimplementowana w układzie Ryzen 7 5800X3D. Nowy chiplet wyróżnia się jednak przepustowością do 2,5 TB/s, podczas gdy starszy był w stanie osiągnąć do 2 TB/s. Dodatkowy układ z cache został teraz umieszczony na mniejszej, 5-nanometrowej matrycy Zen 4 CCD, co wymusiło wprowadzenie kilku zmian w projekcie. AMD zmniejszyło więc matrycę SRAM 7 nm, która zajmuje teraz powierzchnię 36 mm2 w porównaniu do 41 mm2 poprzedniej generacji. Całkowita liczba tranzystorów pozostaje jednak taka sama i wynosi ok. 4,7 miliarda. To bardzo wysoki poziom gęstości, który nie jest spotykany w innych elementach procesora. Duża w tym zasługa właśnie procesu 7 nm, który jest wyspecjalizowany dla SRAM, a także braku typowych obwodów sterujących (znajdują się na matrycy podstawowej).

AMD Ryzen 9 7950X3D został podkręcony do poziomu 5,9 GHz. Wykorzystano przy tym nietypowe metody

Ułożony w stos chiplet L3 SRAM jest połączony z podstawą za pomocą dwóch rodzajów pionowego połączenia - Power TSV przenosi energię między chipletami, natomiast Signal TSV przenosi dane między jednostkami. W projekcie 3D V-Cache pierwszej generacji oba typy TSV znajdowały się w regionie L3, jednak teraz AMD rozszerzyło TSV z L3 do strefy L2. Warto jeszcze dodać, że w układaniu stosów 3D AMD ponownie wykorzystało technologię TSMC SoIC, która polega na bezpośrednim łączeniu dwóch matryc (bez użycia lutu). Choć technologia doczekała się pewnych ulepszeń, to jednak minimalny skok TSV nie uległ zmianie.

AMD EPYC 9004 - oficjalny debiut serwerowych procesorów EPYC Genoa z maksymalnie 96 rdzeniami Zen 4

Prezentacja AMD zawiera również wiele nowych szczegółów na temat matryc I/O (IOD) 6 nm używanych w procesorach Ryzen 7000 i EPYC Genoa. Jak się okazuje, układ I/O w modelach EPYC Genoa zajmuje powierzchnię aż 386,88 m2 i posiada aż 11 miliardów tranzystorów. Dla porównania, matryca I/O w Ryzenach 7000 zajmuje tylko 117,8 mm2 i ma 3,37 mld tranzystorów, podczas gdy 12-nanometrowy układ I/O z Ryzenów 5000 zajmuje 125 mm2 i liczy sobie 2,09 mld tranzystorów. Dodatkową ciekawostkę może stanowić fakt, że procesory Ryzen 7000 mają tylko dwa łącza Global Memory Interconnect 2 (GMI2), które łączą chiplety obliczeniowe z IOD, podczas gdy modele Genoa wykorzystują łącza dual-GMI3 (tryb szeroki) oferujące dodatkowe korzyści w niektórych zadaniach wymagających dużej przepustowości pamięci.

Zen 4 Raphael 6 nm client I/O die:

- 128b DDR5 PHY + 32b for ECC (8b per 32b channel)
- 2x GMI3 Ports, 3x CCDs are not possible. :p
- 28x PCIe 5, Zen1/2/3 cIOD had 32x PCIe lanes.
So AMD reduced the waste for the client market.
- Really just one RDNA2 WGP, 128 Shader "Cores" https://t.co/bkqdVvhgrn pic.twitter.com/erYxTw1p8h

— Locuza (@Locuza_) March 4, 2023