Intel Raptor Lake - procesory Core 13. generacji mają oferować zauważalnie więcej pamięci cache w porównaniu do Alder Lake
Kilka miesięcy temu zadebiutowały procesory Intel Core 12. generacji z rodziny Alder Lake-S, a niedawno do grona dołączyły także tańsze modele z zablokowanym mnożnikiem oraz mobilne jednostki. Intel jednak nie zamierza obecnie zwalniać i w drugiej połowie roku otrzymamy 13. generację o kodowej nazwie Raptor Lake. Będzie to ostatnia generacja, wykorzystująca standardową budowę procesora - od 14. generacji Intel przejdzie na kafelkową budowę z wykorzystaniem technologii Foveros. Wracając jednak do 13. generacji. Ponownie otrzymamy heterogeniczną architekturę x86, wykorzystującą dwa rodzaje rdzeni: Performance oraz Efficient. Intel planuje przede wszystkim zwiększenie liczby rdzeni Efficient. Według nieoficjalnych informacji, kolejną zmianą ma być przebudowany podsystem pamięci cache.
Procesory Intel Raptor Lake mają otrzymać do 55% więcej pamięci cache, co ma przełożyć się m.in. na jeszcze lepsze wyniki w grach.
Intel Core i9-13900K Raptor Lake-S - próbka inżynieryjna 24-rdzeniowego i 32-wątkowego procesora przetestowana
Dotychczasowe procesory Intel Alder Lake oferują maksymalnie 44 MB pamięci cache L2 oraz L3 - na taką liczbę składa się odpowiednio 14 MB cache L2 oraz 30 MB cache L3. Intel jednak zamierza przebudować podsystem pamięci, co ma być niejako odpowiedzią na 3D V-Cache, nad którym pracuje AMD we współpracy z TSMC. W przypadku 12. generacji, na każdy rdzeń Performance składa się 1,25 MB cache L2 oraz 3 MB cache L3. Usprawniony rdzeń Performance (Raptor Cove) w 13. generacji ma się składać z 2 MB cache L2 oraz 3 MB cache L3.
68M cache is interesting.
— Raichu (@OneRaichu) January 14, 2022
RPL total cache (non-include L1).
— Raichu (@OneRaichu) January 14, 2022
Intel Digital Linear Voltage Regulator (DLVR) może zauważalnie zredukować pobór energii procesorów Raptor Lake
W przypadku rdzeni Efficient (Gracemont), które w 13. generacji będą łączone w maksymalnie 4 klastry po 4 rdzenie (16 rdzeni zamiast 8), otrzymają po 4 MB cache L2 oraz 3 MB cache L3 na każdy z klastrów. W przypadku 12. generacji, liczby te wynosiły odpowiednio 3 MB oraz 2 MB. Różnice pomiędzy poszczególnymi rdzeniami/klastrami zostały umieszczone w poniższej tabeli wraz ze szkicem opracowanym przez użytkownika Twittera o pseudonimie @Olrak. W przypadku rdzeni P-Core w Alder Lake, otrzymaliśmy łącznie 10 MB cache L2 oraz 24 MB cache L3. W przypadku rdzeni P-Core w Raptor Lake, liczby te mają wynosić odpowiednio 16 MB dla cache L2 oraz 24 MB dla cache L3. Dla klastrów E-Core (w Alder Lake były 2 klastry, w Raptor Lake będzie ich maksymalnie 4), ilość pamięci cache L2 wynosiła 6 MB, a dla cache L3 - 4 MB. W przypadku rodziny Raptor Lake będzie to odpowiednio 16 MB oraz 12 MB. Wszystkie te różnice powodują, że całkowita ilość cache L2+L3 w 13. generacji wyniesie 68 MB, a więc o 55% więcej w porównaniu do 12. generacji (44 MB). Ma to się przełożyć m.in. na lepsze osiągi w grach.
Rdzeń P-Core (Alder Lake) | Rdzeń P-Core (Raptor Lake) | Klaster E-Core (Alder Lake) | Klaster E-Core (Raptor Lake) | |
Cache L2 | 1,25 MB (x8 rdzeni) | 2 MB (x8 rdzeni) | 3 MB (x2 klastry) | 4 MB (x4 klastry) |
Cache L3 | 3 MB (x8 rdzeni) | 3 MB (x8 rdzeni) | 2 MB (x2 klastry) | 3 MB (x4 klastry) |
Cache L2+L3 | 10 MB L2 24 MB L3 34 MB cache |
16 MB L2 24 MB L3 40 MB cache |
6 MB L2 (2 klastry) 4 MB L3 (2 klastry) 10 MB cache |
16 MB L2 (4 klastry) 12 MB (4 klastry) 28 MB cache |
Powiązane publikacje

Nadchodzące procesory AMD EPYC skorzystają z 2 nm procesu od TSMC. AMD zacieśnia swoją współpracę z tą firmą
43
Samsung znacząco poprawia wydajność produkcji chipów 2 nm i zapowiada Exynosa 2600 na koniec 2025 roku
8
Google prezentuje Ironwood. To nowa generacja układów TPU zoptymalizowanych pod kątem wnioskowania AI
17
Flagowy chip MediaTek Dimensity 9400+ trafi do smartfonów już za moment. Nowość to trochę odświeżony Dimensity 9400
17