Zgłoś błąd
X
Zanim wyślesz zgłoszenie, upewnij się że przyczyną problemów nie jest dodatek blokujący reklamy.
Błędy w spisie treści artykułu zgłaszaj jako "błąd w TREŚCI".
Typ zgłoszenia
Treść zgłoszenia
Twój email (opcjonalnie)
Nie wypełniaj tego pola
Załóż konto
EnglishDeutschукраїнськийFrançaisEspañol中国

Cały potencjał TSMC w zakresie pakowania CoWoS i SoIC został zarezerwowany do końca 2025 roku

Łukasz Stefaniak | 07-05-2024 11:30 |

Cały potencjał TSMC w zakresie pakowania CoWoS i SoIC został zarezerwowany do końca 2025 rokuPakowanie CoWoS jest nieodłącznym elementem produkcji chipów, które wykorzystywane są do obsługi i treningu sztucznej inteligencji. Jest to też obecnie jedno z głównych ograniczeń stojących na drodze do znaczącego zwiększenia podaży akceleratorów AI. Choć pakowanie CoWoS nie jest wyłączną domeną TSMC, to najwięksi producenci układów graficznych sięgają zwykle po rozwiązanie tajwańskiej firmy. Rezerwacje obejmują aktualnie niemal dwa lata w przyszłość.

Choć TSMC nieustannie rozbudowuje swój potencjał w zakresie pakowania CoWoS i SoIC, to rezerwacje NVIDII i AMD na ten proces sięgają już końca 2025 roku. Będzie to ciągle znaczące ograniczenie dla podaży akceleratorów AI.

Cały potencjał TSMC w zakresie pakowania CoWoS i SoIC został zarezerwowany do końca 2025 roku [1]

TSMC zaprezentowało proces technologiczny A16. Produkcja masowa bazujących na nim chipów przewidziana jest na 2026 rok

TSMC mocno pracuje nad rozbudowaniem swojego potencjału w kwestii pakowania CoWoS. Jeszcze w tym kwartale osiągnięty ma zostać stan, który pozwoli na przetwarzanie w ten sposób 30 tys. wafli na miesiąc. Spodziewane jest, że do końca 2024 roku uda się dobić nawet do poziomu 45-55 tys. wafli. Dodatkowo trwają prace nad rozbudową systemu pakowania SoIC, które w kwestii zagęszczenia stosów i przepustowości wykazuje wyraźną przewagę nad CoWoS. Rozwiązanie jest już wykorzystywane w akceleratorach AMD Instinct MI300, a w przyszłości zacznie je prawdopodobnie stosować także NVIDIA. Potencjał TSMC w tym zakresie wynosi aktualnie od 5 tys. do 6 tys. wafli miesięcznie. W 2025 roku ma on zostać podwojony.

Cały potencjał TSMC w zakresie pakowania CoWoS i SoIC został zarezerwowany do końca 2025 roku [2]

TSMC zapowiada, że chipy produkowane poza Tajwanem będą droższe. Część kosztów zostanie przerzucona na klientów

Oczywiście tajwańska firma nie może narzekać na brak zamówień. Cały potencjał TSMC w kwestii pakowania CoWoS i SoIC na ten oraz przyszły rok został już zarezerwowany. Interesujące jest to, że dokonały tego zaledwie dwie firmy: NVIDIA i AMD. Oba podmioty spodziewają się dalszego wzrostu zapotrzebowania na akceleratory AI. To oznacza, że w dalszym ciągu popyt będzie przewyższał podaż. Osiągnięcie równowagi rynkowej nie będzie możliwe bez dalszego wzrostu przepustowości w kwestii obu metod pakowania. Początkowe szacunki TSMC wskazywały, że niedobory mogą zakończyć się pod koniec 2024 roku, ale wiele będzie zależało od tego, jak realnie kształtował się będzie popyt.

Źródło: Taiwan Economic Daily, WCCFTech
Bądź na bieżąco - obserwuj PurePC.pl na Google News
Zgłoś błąd
Liczba komentarzy: 11

Komentarze:

x Wydawca serwisu PurePC.pl informuje, że na swoich stronach www stosuje pliki cookies (tzw. ciasteczka). Kliknij zgadzam się, aby ta informacja nie pojawiała się więcej. Kliknij polityka cookies, aby dowiedzieć się więcej, w tym jak zarządzać plikami cookies za pośrednictwem swojej przeglądarki.