Szef Zeiss: bez maszyn EUV Chiny utkną na komercyjnym pułapie 7 nm, a wielokrotne naświetlanie DUV nie zastąpi fizyki

Amerykańskie i unijne restrykcje eksportowe od lat odcinają chińskie fabryki od holenderskich skanerów EUV produkowanych przez ASML i niemieckiej optyki Zeiss, bez której te maszyny w ogóle nie powstają. SMIC i inni chińscy producenci radzą sobie, wyciskając z dziesięcioletnich maszyn DUV znacznie więcej, niż te urządzenia miały kiedykolwiek robić. Frank Rohmund z firmy Zeiss, ocenił niedawno, dokąd ta droga faktycznie prowadzi i gdzie się kończy.

Frank Rohmund, szef segmentu półprzewodnikowego w Zeiss, ocenia, że bez dostępu do litografii EUV chińskie fabryki zostaną skazane na pułap 7 nm. Wielokrotne naświetlanie w technologii DUV pozwoli podciągnąć produkcję do poziomu 5 nm, ale przy niskiej wydajności i ogromnych kosztach.

Dongfang Suanxin pokazuje DF1000. Chiński akcelerator AI z pamięcią 3D DRAM ma dorównywać układom NVIDIA H200

Dr. Frank Rohmund nie pozostawia złudzeń. Bez litografii EUV chińskie fabryki komercyjnie utkną na poziomie procesu 7 nm. Tymczasem TSMC rozpoczęło już produkcję wielkoseryjną w technologii N2 (2 nm), a Intel uruchomił własny proces 18A, więc technologiczny dystans do światowej czołówki nadal się powiększa. Szef Zeissa przyznaje, że litografię DUV można rozwijać jeszcze dalej, nawet do klasy 5 nm, wykorzystując wielokrotne naświetlanie tej samej warstwy zamiast pojedynczego przejścia charakterystycznego dla EUV. Każde dodatkowe naświetlenie zwiększa jednak ryzyko błędów nakładania masek i powstawania defektów, co obniża uzysk oraz podnosi koszty produkcji do poziomu, przy którym bez solidnego wsparcia państwa przedsięwzięcie staje się mało opłacalne.

Procesor Zilog Z80 kończy 50 lat. Wygaszono produkcję, ale otwarty klon FOSS Z80 trafia właśnie do obudowy DIP40

Dobrze pokazuje to proces N+3 firmy SMIC, wykorzystywany w układzie Kirin 9030. Trzecia generacja chińskiego procesu 7 nm osiąga minimalny rozstaw ścieżek metalizacji wynoszący 32,5 nm, czyli mniejszy niż około 36 nm w procesie Intel 18A. To jednak tylko jeden z parametrów technologicznych i nie oznacza przewagi nad nowocześniejszym procesem Intela. Dzięki agresywnemu wielokrotnemu naświetlaniu DUV, a także głębokiej optymalizacji projektu pod proces produkcyjny (DTCO) SMIC zdołało osiągnąć gęstość tranzystorów zbliżoną do technologii TSMC N6, mimo braku EUV.

Google szykuje Frozen v2. Chip pod Gemini ma dać 6–10x więcej tokenów z wata niż obecne TPU

Ceną są jednak osiągi i efektywność energetyczna. Według dostępnych analiz rdzenie efektywnościowe Apple potrafią przewyższać wydajnością główny rdzeń Kirina 9030, zużywając około 1 W energii zamiast około 4,5 W. Huawei zapowiada, że rozwijana technologia pakowania układów LogicFolding ma umożliwić do 2031 roku budowę chipów klasy 1,4 nm. Nawet jeśli plan uda się zrealizować, to wyzwania pozostaną te same, czyli rosnąca złożoność procesu, niski uzysk i wysokie koszty produkcji.