TSMC ujawnia szczegóły procesu technologicznego 2 nm. Umożliwi on maksymalizację wydajności lub efektywności

TSMC finalizuje właśnie prace nad swoim procesem technologicznym klasy 2 nm. Nowe rozwiązanie, noszące nazwę N2, formalnie zadebiutuje w 2025 roku, choć produkcję testową rozpoczęto już w połowie bieżącego roku. Proces ten będzie miał liczne zalety i może kłaść nacisk na różne aspekty, w zależności od specyfiki danego chipu i woli projektanta. Tajwańska firma ujawniła ostatnio więcej szczegółów dotyczących swojego nadchodzącego rozwiązania.

Proces TSMC N2 będzie podstawą dla wielu nowoczesnych chipów produkowanych od 2025 roku. Rozwiązanie to zaoferuje szereg zalet, które pozwolą na maksymalizację wydajności lub zminimalizują pobór mocy.

TSMC może wkrótce rozpocząć produkcję akceleratorów NVIDIA Blackwell w nowo wybudowanej fabryce w USA

Proces technologiczny 2 nm firmy TSMC ma zredukować pobór mocy o 24-35% w porównaniu do procesu 3 nm. Chipy bazujące na nowym rozwiązaniu będą mogły jednak zmaksymalizować też wydajność. W takim przypadku będzie ona wyższa o 15%, przy założeniu tego samego napięcia. Proces N2 zaoferuje także o 1,15 raza wyższe zagęszczenie tranzystorów. Powyższe osiągnięcia byłyby niemożliwe, gdyby nie nowe tranzystory GAA (Gate All-Around) typu nanosheet oraz technologia projektowa N2 NanoFlex. Wspomniane tranzystory, w porównaniu ze starszym rozwiązaniem typu FinFET, oferują zauważalnie wyższą wydajność na każdy wat mocy, zwłaszcza przy niskim napięciu. Według TSMC pobór mocy chipu może być aż o 75% niższy (w stanie gotowości i przy założeniu napięcia na poziomie 0,5 V). Technologia N2 NanoFlex pozwala z kolei mieszać komórki wysoko wydajne oraz efektywne energetycznie w ramach tego samego bloku. Dzięki temu proces N2 pozwoli na maksymalizację wydajności danego chipu lub postawi na niski pobór mocy, w zależności od woli projektanta.

Samsung może pójść w ślady Intela i przenieść produkcję chipów do TSMC. Nadchodzi kres gorących i energożernych Exynosów?

Proces TSMC N2 pozwala także na uzyskanie rekordowego zagęszczenia pamięci SRAM. Wynosi ono w tym przypadku 38 Mb/mm². Charakteryzuje się ona także niższym poborem mocy, a jej stabilna praca możliwa jest już przy napięciu 0,4 V. Nowy proces wykorzystuje także przewody cechujące się niższą o 20% rezystancją, co także ma korzystny wpływ na efektywność energetyczną chipów. Niektóre cechy procesu N2 będą jednak zarezerwowane wyłącznie dla rozwiązań dedykowanych rynkowi HPC. Chodzi tutaj w szczególności o kondensatory SHP-MiM. Jest to wysokowydajne rozwiązanie, które pozwala zmaksymalizować częstotliwość operacyjną Fmax poprzez redukcję przejściowych spadków napięcia. Warto odnotować, że także Samsung pracuje nad procesem technologicznym klasy 2 nm. Podobnie jak w przypadku TSMC, produkcja bazujących na nim chipów powinna ruszyć w przyszłym roku.