Hot Chips 2026

Hot Chips 2026 mocno skupił się na pamięciach dla akceleratorów AI. AMD, d-Matrix, Samsung i SK hynix pokazały rozwiązania korzystające z hybrid bonding, czyli bezpośrednie łączenie powierzchni miedzianych bez tradycyjnych połączeń lutowanych. AMD przedstawiło dane wskazujące na nawet 17 razy niższe zużycie energii na bit względem klasycznego HBM. Technologia wciąż ma jednak bariery związane z temperaturą, precyzją wykonania i możliwością masowej produkcji.

Ostatnią architekturą GPU, wydaną przez Intela był Xe3, będący jednocześnie usprawnioną wersją Xe2 i należącą do jednej generacji "Battlemage". Układy Xe3 na PC zostały jednak ograniczone wyłącznie do zintegrowanych układów graficznych w procesorach Panther Lake. Podczas HOT CHIPS 2026, producent ujawnił pierwsze konkretne informacje na temat następcy w postaci Xe3P. Pojawiła się duża nadzieja, że architektura ta trafi także na PC.

Pamięć coraz częściej staje się ograniczeniem dla akceleratorów AI. Milionowe konteksty, rosnące modele i obsługa wielu użytkowników sprawiają, że bufor KV może wymagać setek gigabajtów pamięci. HBM4 zapewnia dużą przepustowość i pojemność, SRAM jest znacznie szybszy, ale kosztowny i mały. Na Hot Chips 2026 d-Matrix pokazało Raptor, układ, który łączy DRAM z logiką w jednym stosie. Ma to łączyć pojemność, szybkość i efektywność energetyczną.

Na konferencji Hot Chips 2026 SK hynix zaprezentował strategię pakowania pamięci HBM nowej generacji. Jaesik Lee, wiceprezes ds. inżynierii pakowania, omówił budowę stosów HBM i wykorzystywane technologie, w tym MR-MUF i hybrydowe łączenie warstw. Na slajdzie poświęconym rozwiązaniom zewnętrznym pojawił się także Intel EMIB. To ważny sygnał w kontekście doniesień o współpracy obydwu firm i dywersyfikacji pakowania dla akceleratorów AI.