Samsung może wykorzystać proces technologiczny 2 nm do produkcji układów bazowych dla pamięci HBM4E

Rynek pamięci operacyjnej dla akceleratorów sztucznej inteligencji rozwija się bardzo dynamicznie, a konkurencja w tym segmencie stale rośnie. Do najnowszych układów już wkrótce trafi pamięć HBM4, tymczasem w sieci coraz częściej pojawiają się informacje o kolejnej generacji - HBM4E. Według najnowszych doniesień Samsung planuje wykorzystać litografię 2 nm do produkcji układów bazowych dla tej pamięci, aby utrzymać przewagę technologiczną w tym segmencie.

Samsung planuje zastosować litografię 2 nm przy produkcji układów bazowych pamięci HBM4E. W przyszłości mogą pojawić się również niestandardowe warianty tej pamięci, dostosowane do konkretnych wymagań producentów akceleratorów sztucznej inteligencji.

Pamięć dla AI przyspiesza o 60 proc. Rambus pokazał kontroler HBM4E, na który czekają NVIDIA i AMD

Pamięci operacyjne typu HBM to stosy warstw DRAM ułożone na układzie bazowym, który do generacji HBM3 odpowiadał jedynie za dystrybucję zasilania oraz pośredniczenie i kontrolę sygnałów. Od szóstej generacji - HBM4, układ bazowy zyskał jednak bardziej aktywną rolę i odpowiada także za wykonywanie obliczeń związanych z obsługą transferu danych, takich jak kolejkowanie, przydzielanie dostępu do banków pamięci, agregacja i rozdzielanie transferów czy zarządzanie kanałami pamięci HBM. Wraz z tymi zmianami znacząco wzrosło znaczenie procesu technologicznego, w którym produkowane są układy bazowe. Samsung, mimo trudności przy generacjach HBM3 i HBM3E, zyskał przewagę technologiczną w rozwoju pamięci HBM4, głównie dzięki wykorzystaniu własnej litografii 4 nm dla układu bazowego, podczas gdy konkurencja korzysta jeszcze z procesu 12 nm oferowanego przez TSMC.

Poznaliśmy szczegóły specyfikacji pamięci od HBM4 do HBM8. Wbudowane chłodzenie, wysoka przepustowość i gęstość pamięci

Samsung jednak nie zamierza się zatrzymywać i według doniesień koreańskich mediów biznesowych planuje zastosować proces technologiczny 2 nm przy produkcji bazowego układu dla siódmej generacji pamięci - HBM4E. Same warstwy DRAM mają natomiast powstawać w procesie DRAM 1c. Równolegle prowadzone są prace nad przeprojektowaniem sieci zasilania dla HBM4E, która musi poradzić sobie ze wzrostem liczby połączeń zasilających (power bumps) z 13 682 do 14 457 przy zachowaniu tego samego rozmiaru układu. Pozostali kluczowi gracze w branży również koncentrują się na kolejnej generacji pamięci HBM, TSMC zapowiedziało wykorzystanie procesu technologicznego 3 nm przy produkcji układów bazowych.

Samsung HBM4E to 13 Gbps na pin i 3,25 TB/s przepustowości. Specyfikacje pamięci siódmej generacji ujawnione

Planowana produkcja układów bazowych HBM we własnych fabrykach, pozwoli Samsung Foundry utrzymywać wysoki poziom wykorzystania mocy produkcyjnych i ma zapewnić konkurencyjne ceny. Proces technologiczny 2 nm ma odegrać również ważną rolę w zwiększaniu skali produkcji w fabryce Taylor w Teksasie. Pierwsze próbki pamięci HBM4E mają pojawić się w drugiej połowie 2026 roku, natomiast wdrożenie tej generacji w komercyjnych akceleratorach AI spodziewane jest na 2027 rok. Branża spodziewa się również, że od generacji HBM4E na większą skalę pojawią się niestandardowe warianty tej pamięci, w których układ bazowy będzie modyfikowany pod konkretne akceleratory AI i wymagania ich producentów.