Lip-Bu Tan nie żartuje i stawia inżynierom ultimatum. Jeden dodatkowy stepping i mogą się pakować

Firma Intel od miesięcy przekazuje nam jedną historię, a mianowicie to, że foundry ma wreszcie działać jak biznes, a nie jak studnia bez dna dla ambitnych planów. Teraz ta opowieść dostała konkretny, dość konkretny i nieco brutalny dopisek. Jej CEO, Lip-Bu Tan nie tylko podtrzymał harmonogram 14A, ale też jasno zakomunikował, że nie zamierza tolerować żadnych projektów, które po tape-oucie rozjeżdżają się w kolejnych rewizjach.

Lip-Bu Tan brutalnie skraca przysłowiową smycz projektantom. Jeśli firma naprawdę opanuje 14A i przestanie marnować miesiące na kolejnych rewizjach, to odzyska cenioną w branży wiarygodność.

Intel Razor Lake-AX - Nowe informacje o procesorach wskazują na rozbudowane konfiguracje dla układów graficznych Xe3P

Podczas konferencji J.P. Morgan Lip-Bu Tan stwierdził, że w Intelu obowiązuje zasada „A0 do produkcji” (pierwsza rewizja krzemu po tape-oucie), a „B0” (kolejna, już bardziej dojrzała rewizja po A0) ma być ostatnim momentem na ewentualne poprawki przed wdrożeniem. Nie jest to tylko korporacyjna retoryka o kulturze jakości, ale próba ucięcia jednego z klasycznych problemów Intela, czyli przeciągających się steppingów (wersji fizycznego układu scalonego), dodatkowych poprawek i premier przesuwanych w czasie. W praktyce można to odczytywać jako nacisk na domykanie walidacji jeszcze przed tape-outem (momentem, w którym projekt układu jest „zamykany” i wysyłany do fabryki), a nie dopiero po fakcie, kiedy każdy kolejny miesiąc opóźnienia generuje dla firmy realne koszty. Z wypowiedzią Lip-Bu Tana można zapoznać się na tej stronie. Fragment dotyczący ultimatum brzmiał następująco "Powiedziałem więc mniej więcej tak: „No cóż, w przypadku pierwszego razu obowiązuje zasada A0. W przypadku B0 osoba nadal zachowuje swoje stanowisko. W przypadku wszystkich pozostałych wartości dochodzi do wyrzucenia osoby z pracy”."

Intel rozpoczął proces wysyłki próbek inżynieryjnych procesorów Nova Lake do partnerów. Premiera wydaje się niezagrożona

Drugi wątek dotyczy procesu 14A. Intel podaje, że wczesny PDK (Process Design Kit) trafił już do wybranych klientów, a wersja 0.9 ma zostać udostępniona szerzej w październiku 2026 roku. Ten węzeł ma wprowadzać PowerDirect, RibbonFET 2 oraz wykorzystanie High-NA EUV, czyli zestaw technologii droższych i trudniejszych niż w 18A, ale istotnych, jeśli Intel chce realnie konkurować z TSMC A14. Wcześniej Lip-Bu Tan rozważał przesunięcie ciężaru z 18A właśnie na 14A, widząc w nim większy potencjał na pozyskanie dużych klientów. Jest to sygnał możliwej stabilizacji planów, lepszej przewidywalności premier i mniejszej zależności Intela od TSMC. Proces 14A ma trafić także do własnych układów firmy, i dopiero wtedy pokaże on swoją rzeczywistą dojrzałość.