Intel Alder Lake oraz Intel Thread Director - szczegóły dotyczące hybrydowej architektury procesorów Core 12. generacji

Już za kilka miesięcy zadebiutują pierwsze procesory Intela, oparte na architekturze Alder Lake. Będzie to już 12 generacja układów Core, przy czym jednocześnie pierwsza wykorzystująca hybrydową budowę. W przeciwieństwie do wcześniejszych procesorów x86, tym razem Intel zdecydował się na połączenie dwóch rodzajów rdzeni: wydajnych (Golden Cove) oraz energooszczędnych (Gracemont - następca Tremont). O procesorach Alder Lake już wcześniej co nieco usłyszeliśmy, zwłaszcza że producent pomału uchylał rąbka tajemnicy. Najwydajniejsze jednostki Alder Lake-S dla komputerów stacjonarnych zadebiutują pod koniec października, z kolei pozostałe desktopowe układy (65 W, 35 W) oraz mobilne warianty Alder Lake-P oraz Alder Lake-M pojawią się w styczniu, podczas konferencji CES 2022. Tymczasem w ramach konferencji Intel Architecture Day 2021, producent ujawnił szczegóły dotyczące zarówno architektury Alder Lake jak i budowy poszczególnych typów rdzeni.

Intel podczas konferencji Architecture Day 2021 ujawnił szczegóły dotyczące architektury Alder Lake dla procesorów konsumenckich, a także zintegrowanego rozwiązania Intel Thread Director, który w połączeniu z Windowsem 11 ma efektywnie zarządzać dwoma rodzajami rdzeni.

Możemy już oficjalnie pożegnać się z dotychczasowym nazewnictwem rdzeni x86 dla procesorów Alder Lake oraz Sapphire Rapids. Golden Cove od teraz będzie określany po prostu mianem "Performance Core" podczas gdy Gracemont został zastąpiony nazwą "Efficient Core". Taka nomenklatura nie jest przypadkowa, bowiem będzie niezmiennie stosowana także w kolejnych generacjach procesorów hybrydowych. Oczywiście same rdzenie x86 będą dalej ulepszane, ale same nazewnictwo pozostanie bez zmian. Pierwszym typem rdzenia x86 jest Efficient Core, który przez Intela jest porównywany do rdzenia Skylake, mocno wykorzystywanego w latach 2015-2020. Choć rdzenie Efficient Core są dużo mniejsze i bardziej efektywne energetycznie, mają odznaczać się wyższą wydajnością. Do porównania wzięto pojedynczy Efficient Core (1C/1T) oraz Skylake Core (1C/1T). Nowy typ rdzenia ma oferować o 40% wyższą wydajność jeden do jednego, przy jednoczesnej redukcji poboru energii o przynajmniej 40%.

Drugie porównanie dotyczy 4 rdzeni Efficient Core (4C/4T - ten typ rdzenia jak wiadomo nie obsługuje wielowątkowości) oraz 2 rdzeni Skylake z obsługą Hyper-Threding (2C/4T). Przy takim porównaniu, 4 rdzenie Efficient mają oferować do 80% wyższą wydajność w testach wykorzystujących wielowątkowość, jednocześnie zauważalnie poprawiając sprawność energetyczną (do 80% lepsza efektywność względem rdzeni Skylake). Rdzenie Efficient Core są mocno przebudowane i bardziej dopracowane względem poprzedniej generacji Tremont. Oferują mocniej rozbudowany front-end (jest odpowiedzialny za pobieranie danych i przekazywanie ich do tzw. back-end) oraz szerszy back-end (dzięki temu jest w stanie jednocześnie wykonać więcej zadań, ponieważ jest zbudowany z większej liczby portów wykonawczych). Rdzenie Efficient posiadają więcej pamięci cache L1I (do obsługi instrukcji) - 64 KB. Dzięki zwiększonemu dekoderowi instrukcji, możliwe jest przyspieszenie obliczeń operujących na dużych ilościach kodu. Rozbudowany rdzeń Efficient oferuje teraz także dokładne przewidywanie rozgałęzień dzięki zwiększonej historii takowych rozgałęzień oraz powiększonym rozmiarom struktur.

Efficient Core posiada także podwójny blok z trzema dekoderami do wykonywania instrukcji poza kolejnością, które umożliwiają wykonanie do sześciu instrukcji na cykl, jednocześnie utrzymując pod kontrolą zarówno moc jak i opóźnienia układu. W dalszej części układu nie brakuje m.in. 17 portów wykonawczych do obsługi danych, 4 jednostek ALU, 4 jednostek generowania adresów (AGU, z czego dwie typu load i dwie typu store; służące do obliczeń adresów używanych przez procesor w celu uzyskania dostępu do głównej pamięci) oraz dwie jednostki typu JMP (jump, instrukcja wykonująca tzw. skok bezwarunkowy). W przypadku pamięci cache L1D (pamięć danych, data cache) wynosi ona 32 KB, natomiast pamięć cache drugiego poziomu to maksymalnie 4 MB, dzielona pomiędzy cztery rdzenie Efficient z przepustowością 64 bajtów na każdy cykl. W przeprojektowanym rdzeniu x86 nie brakuje także instrukcji powiązanych z zabezpieczeniem procesora.

Drugi typ rdzenia x86, który zostanie wykorzystany w procesorach Intel Alder Lake to Performance Core (dawniej - Golden Cove, następca Willow Cove oraz Cypress Cove). W tym wypadku mamy już do czynienia z zauważalnie większym rdzeniem, bardzo mocno rozbudowanym względem Efficient Core. Charakteryzuje się m.in. zwiększoną dokładnością przewidywania rozgałęzień oraz obecnością inteligentniejszego mechanizmu do wstępnego pobierania kodu, przyspieszając w ten sposób pracę procesora. Rozbudowano także kolejkowanie mikrooperacji. Zamiast 70 wejść na wątek, teraz będzie ich 72. Liczba mikrooperacji w wątku zwiększy się z 70 do 144. Rozbudowany będzie także zestaw instrukcji wykonywanych poza kolejnością. Intel w rdzeniu Performance zwiększył szerokość alokacji instrukcji (z 5 do 6) oraz portów wykonawczych (z 10 do 12), pod którymi znajdują się kolejne jednostki obliczeniowe, akceleratory dla instrukcji orz bufory. Nie brakuje także powiększonego rozmiaru schedulera oraz zwiększonej liczby jednocześnie wykonywanych instrukcji w pojedynczym bloku alokacji. W sekcji INT instrukcje są wykonywane, podczas gdy VEC (Vector Execution) charakteryzuje się obecnością instrukcji wykonywanych na wektorach. Zwiększono ponadto liczbę pamięci cache typu L2, przy czym jej dokładna wartość uzależniona jest od tego, czy mamy do czynienia z konsumenckim procesorem Alder Lake czy serwerowym Sapphire Rapids. Dla Alder Lake, Performance Core ma 1.25 MB na każdy rdzeń, podczas gdy Performance Core dla Sapphire Rapids ma 2 MB/rdzeń.

Zmiany w budowie rdzenia Performance x86 mają przynieść do 19% wyższą wydajność przy tym samym taktowaniu rdzenia w porównaniu do architektury Cypress Cove (Rocket Lake-S). Połączeniu obu tych architektur rdzeni x86 - Performance oraz Efficient - przynosi nam pierwszą, hybrydową architekturę procesora. Mowa oczywiście o Alder Lake, którego pierwsze układy CPU zadebiutują w tym roku. Obecnie przygotowywane są trzy warianty - desktopowy socket LGA 1700, mobilny BGA type 3 (50 x 25 x 1.3 mm - Alder Lake-P) oraz ultra-mobilny BGA type 4 HDI (28.5 x 19 x 1.1 mm - Alder Lake-M). Wszystkie warianty nowego procesora odznaczają się zauważalnie większymi rozmiarami - widać to zwłaszcza w przypadku mobilnych jednostek przy bezpośrednim porównaniu do Tiger Lake. Producent potwierdził, że desktopowe układy zaoferują maksymalnie 8 rdzeni Performance oraz 8 rdzeni Efficient. Mobilne Alder Lake-P otrzymają 6 dużych rdzeni i 8 małych, natomiast Alder Lake-M - maksymalnie dwa duże rdzenie i 8 energooszczędnych. Maksymalna liczba pamięci cache typu non-inclusive to będzie 30 MB.

Intel potwierdził także, że desktopowe jednostki w dalszym ciągu będą oferowane wraz ze zintegrowanymi układami graficznymi wyposażonymi w 32 bloki EU. Mobilne procesory Alder Lake z kolei otrzymają iGPU z 96 EU. Nie wiemy jednak czy w samej specyfikacji zajdą jakieś zmiany (np. czy będzie zwiększone taktowanie rdzenia). Nie zabraknie z pewnością wsparcia dla pamięci DDR5 oraz LPDDR5. Oprócz kontrolera DDR4 3200 MHz oraz LPDDR4x 4266 MHz, procesory otrzymają kontroler DDR5 4800 MHz oraz LPDDR5 5200 MHz. Kolejną nowością będzie obsługa interfejsu PCIe 5.0. Procesor Alder Lake zaoferuje maksymalnie 20 linii PCIe, z czego 16 linii PCIe 5.0 oraz 4 linie PCIe 4.0. Z chipsetu z kolei wyjdzie kolejne 28 linii PCIe - 12 linii PCIe 4.0 oraz 16 linii PCIe 3.0.

Sporo osób zastanawiało się, jak będzie wyglądało zarządzanie różnymi rodzajami rdzeni w procesorach Intel Alder Lake. Podczas prezentacji w ramach Architecture Day 2021, producent zdradził, że nadchodzące układy 12 generacji będą wyposażone we wbudowany mechanizm o nazwie Intel Thread Director, który będzie ściśle współpracował z systemem Windows 11. Intel Thread Director umożliwia bezproblemową współpracę rdzeni Efficient oraz Performance w celu uzyskania maksymalnej wydajności i efektywności w rzeczywistych aplikacjach. Wbudowany bezpośrednio w sprzęt, Thread Director dostarcza niskopoziomowych danych telemetrycznych o stanie rdzenia i zestawie instrukcji dla wątku, umożliwiając systemowi operacyjnemu (Windows 11) umieszczenie właściwego wątku na właściwym rdzeniu we właściwym czasie. Thread Director jest techniką dynamicznie i adaptacyjnie dostosowującą decyzje dotyczące ustalania harmonogramu do potrzeb obliczeniowych w czasie rzeczywistym.

Telemetria sprzętowa wykorzystywana jest do kierowania wątków wymagających wyższej mocy obliczeniowej do rdzeni Performance w najbardziej optymalnym momencie czasu. Intel Thread Director monitoruje m.in. zestaw instrukcji, stan rdzeni oraz innych danych dotyczących mikroarchitektury na każdym poziomie, co umożliwia efektywne pomaganie systemowi operacyjnemu podejmować bardziej inteligentne decyzje dotyczące szeregowania zadań. Intel Thread Director wprowadza także klasyfikację EcoQoS, która informuje systemowy scheduler, jeśli dane zadanie preferuje wykorzystanie energooszczędnego rdzenia (wówczas takie wątki przydzielane są rdzeniom Efficient). Technologia Intel Thread Director została w pełni zoptymalizowana pod efektywną pracę z systemem Windows 11, dzięki ścisłej współpracy z firmą Microsoft. Jak widać, producent ma konkretny pomysł na swoje hybrydowe procesory. Za kilka miesięcy będziemy mieli okazję sprawdzić wszystkie zapowiedzi Intela oraz Microsoftu.