IBM prezentuje swój procesor Telum z rdzeniami Z nowej generacji oraz 7 nm litografią Samsunga m.in. do obliczeń AI

W ostatnim czasie usłyszeliśmy wiele buńczucznych zapowiedzi nowych procesorów zarówno od Intela jak i AMD. W przypadku tego pierwszego otrzymamy wkrótce procesory 12 generacji Alder Lake o hybrydowej budowie, podczas gdy serwery otrzymają kafelkowe układy Sapphire Rapids, z mocnym nastawieniem nrkonfiguracji a wydajność w zastosowaniach związanych ze sztuczną inteligencją. AMD z kolei wprowadzi zmodyfikowane procesory Zen 3 z dodatkową warstwą pamięci cache (3D V-Cache, budowa na myśl trójwymiarowych stosów), a w planie jest już kolejna generacja Zen 4. Tymczasem podczas konferencji HOT CHIPS 33, swój najnowszy produkt zaprezentowała także firma IBM. Mowa o procesorze Telum Chip nowej generacji, z rdzeniami Z opartymi na przebudowanej architekturze.

Podczas konferencji HOT CHIPS, firma IBM zaprezentowała swój najnowszy procesor Telum, wykorzystujący m.in. 7 nm proces technologiczny Samsunga. Nowa architektura ma przynieść znaczny wzrost wydajności m.in. w obliczeniach związanych ze sztuczną inteligencją.

Intel Sapphire Rapids - rewolucyjna architektura procesorów serwerowych. Producent zdradza pierwsze szczegóły

Podczas prezentacji na HOT CHIPS, IBM zdradziło pierwsze szczegóły na temat swojego procesora nowej generacji, w dużej mierze nastawionego na obliczenia związane z algorytmami sztucznej inteligencji. Układ z przebudowanymi rdzeniami "Z" ma być produkowany w fabrykach Samsunga - wykorzystany zostanie 7 nm proces technologiczny. Procesor Telum z 8 rdzeniami i I/O ma zajmować powierzchnię 530 mm², mowa zatem o całkiem sporym kawałku krzemu. Imponująca jest także liczba tranzystorów sięgająca 22,5 miliarda. Rdzenie korzystają z wbudowanej pamięci L2 oraz wspierają technikę SMT2, co oznacza że na każdy rdzeń przypadają dwa równoległe wątki. Procesor Telum z rdzeniami Z charakteryzuje się m.in. przeprojektowaną predykcją rozgałęzień wraz ze zintegrowanym BTB 1/2 poziomu. Nie brakuje także dynamicznej rekonfiguracji wpisów BTB oraz obsługi do 270 tysięcy wpisów w tablicy miejsc rozgałęzień.

AMD chce w procesorach rozwijać technologię układania stosów 3D. Pierwszym podejściem będą Ryzeny posiadające 3D V-Cache

Na każdy rdzeń procesora przypada 32 MB pamięci cache L2. Pamięć ta wykorzystuje topologię dwukierunkowych połączeń pierścieniowych o przepustowości 320 GB/s, podczas gdy pamięć podręczna L3 jest dystrybuowana poprzez współpracę L2 i ma średnie opóźnienie rzędu 12 ns. Wirtualna pamięć podręczna L3 i L4 zapewnia 1,5x pamięci podręcznej na rdzeń. Jeśli chodzi o cache L3, to procesor IBM Telum Z posiada jej aż 256 MB, a ponadto dochodzi wirtualna pamięć cache L4 o wielkości 2 GB, która może być współdzielona przez maksymalnie 8 takich procesorów. Sumując ilość pamięci cache L2 + L3, otrzymujemy zatem aż 512 MB, co nie pozostaje bez wpływu na wydajność takiego układu. Pojedynczy układ IBM Telum w obliczeniach opartych na AI, oferuje moc rzędu 6 TFLOPS. System, na który składają się 32 takie układy, odznacza się już wydajnością na poziomie 200 TFLOPS - oczywiście nadal mowa o zadaniach ściśle związanych ze sztuczną inteligencją. Nowy procesor IBM został przygotowany głównie z myślą o rynkach Enterprise oraz Embedded.