AMD pokazuje pamięć zużywającą 17 razy mniej energii niż HBM. Produkcję blokują problemy z powierzchnią krzemu

Hot Chips 2026 mocno skupił się na pamięciach dla akceleratorów AI. AMD, d-Matrix, Samsung i SK hynix pokazały rozwiązania korzystające z hybrid bonding, czyli bezpośrednie łączenie powierzchni miedzianych bez tradycyjnych połączeń lutowanych. AMD przedstawiło dane wskazujące na nawet 17 razy niższe zużycie energii na bit względem klasycznego HBM. Technologia wciąż ma jednak bariery związane z temperaturą, precyzją wykonania i możliwością masowej produkcji.

AMD podało na Hot Chips 2026 liczbę, która może mieć duże znaczenie dla przyszłości pamięci AI. Hybrydowo łączony 3D DRAM może zużywać nawet 17 razy mniej energii na bit niż klasyczny stos HBM wykorzystujący mikropołączenia. Do masowej produkcji wciąż jednak daleka droga.

Samsung pokazuje zHBM i V10 BV-NAND. Pamięć HBM trafi bezpośrednio na akcelerator AI

Klasyczny HBM (High Bandwidth Memory) wykorzystuje pionowy stos kości DRAM, w którym poszczególne warstwy są ze sobą łączone za pomocą mikropołączeń. Cały stos jest następnie integrowany z układem logicznym w ramach zaawansowanego pakowania półprzewodników. Takie rozwiązanie zapewnia bardzo wysoką przepustowość, ale dodatkowe połączenia zwiększają ich długość i wiążą się z określonymi kosztami energetycznymi. Hybrid bonding podchodzi do problemu inaczej. Zamiast tradycyjnych mikropołączeń wykorzystuje bezpośrednie łączenie przygotowanych powierzchni, w tym połączenia miedzi z miedzią. Pozwala to zwiększyć gęstość połączeń, skrócić drogę sygnału i ograniczyć część narzutów związanych z tradycyjnym sposobem integracji. W przypadku 3D DRAM kolejne warstwy pamięci mogą być umieszczane znacznie bliżej logiki. Według danych przedstawionych przez AMD w analizowanym wariancie przekłada się to na nawet 17 razy niższe zużycie energii na bit względem klasycznego stosu HBM.

$AMD says hybrid-bonded 3D DRAM is 17× more energy-efficient than HBM using microbumps pic.twitter.com/XMGgFZe0UY

— Daniel Romero (@HyperTechInvest) September 1, 2026

SK Hynix pokazuje Intel EMIB obok CoWoS w planie pakowania pamięci HBM. Szczegóły z Hot Chips 2026

Tak duża poprawa ma jednak swoją cenę. Hybrid bonding wymaga wyjątkowo dobrze przygotowanych powierzchni. Krzem musi zostać wypolerowany z bardzo wysoką precyzją, ponieważ nawet niewielkie nierówności lub zanieczyszczenia mogą uniemożliwić prawidłowe połączenie obydwu powierzchni. Problemem jest również temperatura. Wyższa temperatura pracy przyspiesza utratę ładunku przez komórki DRAM, co zwiększa wymagania dotyczące odświeżania danych. Jednym z najbardziej konkretnych przykładów zaprezentowanych podczas Hot Chips 2026 był Raptor firmy d-Matrix. Producent zintegrował logikę wykonaną w procesie TSMC N4 z własnym układem DRAM metodą face-to-face, wykorzystując połączenia rozmieszczone co 36 mikrometrów. Według danych firmy rozwiązanie osiąga 0,37 pikodżula na bit, podczas gdy dla HBM4 podano około 2,4 pikodżula na bit. Raptor ma zapewniać przepustowość sięgającą 100 TB/s na kartę. Jednocześnie przy temperaturze 105°C pamięć musi być odświeżana co 4 milisekundy, czyli znacznie częściej niż w typowych warunkach pracy DRAM.

Koniec kompromisu między pojemnością a szybkością pamięci? d-Matrix pokazuje Raptor dla akceleratorów AI

Własną wizję pokazał również Samsung. Firma zaprezentowała koncepcję zHBM, która według przedstawionych danych może zapewnić około 70-procentową oszczędność energii względem HBM4E. Samsung nie podał jednak terminu rozpoczęcia produkcji takiego rozwiązania, a technologia pozostaje elementem dalszego rozwoju pamięci nowej generacji. Podobną drogę rozważa SK hynix, ale producent przyznał, że hybrid bonding nie będzie gotowe na HBM4E. Jednym z problemów jest ograniczenie wysokości całego stosu. Przy obecnym podejściu wysokość około 775 mikrometrów utrudnia dalsze zwiększanie liczby warstw, ponieważ każda kolejna warstwa dodatkowo zwiększa grubość konstrukcji. Hybrid bonding może pomóc ograniczyć część tego problemu, ale technologia nie jest jeszcze gotowa do zastosowania.

CXMT rusza z masową produkcją pamięci LPDDR6. Xiaomi będzie jedną z pierwszych firm, które skorzystają z technologii

AMD ma już doświadczenie z hybrid bondingiem w swoich układach. Technologia jest wykorzystywana w konstrukcji Instinct MI455X do łączenia elementów logicznych, co pokazuje, że firma ma rozwiązania pozwalające na stosowanie tego rodzaju integracji. Nie oznacza to jednak, że AMD wykorzystuje obecnie hybrid bonding do bezpośredniego łączenia warstw DRAM w produkowanych akceleratorach. Prezentacje z Hot Chips 2026 pokazują więc wyraźny kierunek rozwoju pamięci dla akceleratorów AI. Hybrid bonding może znacząco zwiększyć gęstość połączeń i ograniczyć energię potrzebną do przesyłania danych, ale przejście od demonstratorów i prototypów do masowej produkcji wymaga rozwiązania problemów z płaskością i czystością powierzchni, temperaturą oraz wysokością wielowarstwowych stosów. Na tym etapie technologia wygląda obiecująco, lecz nie jest jeszcze gotowym następcą HBM.